Design analoger Schaltkreise

Vorlesung 1

- Institut für Prozessdatenverarbeitung (IPE) am KIT Campus Nord
- ASIC und Detektor Labor
- Detektoren an Teilchenbeschleuniger

Large Hadron Collider

Experiment ATLAS

BELLE-II

Design analoger Schaltkreise

- Vorlesungen und praktische Übungen mit Chipdesign-Software (CIP-Pool am IMS)
- Übungen ab November
- Kontakt: ivan.peric@kit.edu
- Kontakt: richard.leys@kit.edu
- Inhalt ist neu – neue Skripten bald
- https://www.ims.kit.edu/324_201.php

Electronic device

30cm

PCB

Integrated circuit

Integrated circuit - core

Interconnection

Transistor

30nm

- Vorkenntnisse: Vorlesungen Elektronische Schaltungen und VLSI-Technologie
- MOSFET, JFET, Bipolar-Transistor (BJT)
- Einfache elektronische Schaltungen
- Kleinsignalmodelle, Arbeitspunkt
- Prinzipien der IC Herstellung

- Prinzipien der IC Herstellung
- Wiederholung von Schritten
- Oxid-, Silizium- oder Metalllagen werden auf einem Si-Substrat erzeugt
- Photolithographie (Photolack, UV Licht, trocken- und nassätzen)
- Lagen werden strukturiert
- Silizium wird dotiert
- Link: <http://www.halbleiter.org/wie-wird-ein-mikrochip-hergestellt/>

1. Deposition of silicon oxide and nitride

2. Photoresist deposition

3. Illumination of the photoresist through the mask

4. Removing illuminated photoresist, etching silicon nitride, etching isolation trenches in silicon

5. Filling isolation trenches with SiO2

6. Ion implantation (Phosphor ~100 keV) -> N-well formation

7. Ion implantation (Boron ~100 keV) -> P-well formation

8. N-well and P-well are ready for implementing NMOS and PMOS transistors

9. Gate oxide deposition

10. Deposition of polysilicon

11. Photoresist deposition, illumination through mask

12. Gates are formed

13. Low energy implantation of Boron dopants -> forming P+ regions of drain and source

14. Low energy implantation of Phosphor dopants -> forming N+ regions of drain and source

15. Removing photoresist and oxide from source and drain

16. Silicidation

16. BPSG deposition

17. Etching, vias, deposition of METAL1, BPSG isolation

- Layout -> Fotomaske -> IC

Layout

Projektor (Stepper)

<http://www.ami.ac.uk/courses/>

Maske

Method of stepper

- IC Design Software (z.B. Cadence)
- Analog- und Digital-Design-Flow
- Spezifikationen
- Systemkonzept
- Schaltungstechnische Realisierung
- Wichtig (P.E. Allen):
- zuerst Schaltung verstehen
- und danach sich vorm PC setzen

070209-01

070524-01

- Chiphersteller wählen („foundry“)

TSMC

X-FAB Dresden

AMS

UMC

- Prozess wählen
- CMOS (digital, opto, analog, RF)
- Prozesse:
- SOI, BiCMOS, HVCMOS, FINFET, FD SOI
- Process nodes:
- 0.35 μm , 0.18 μm , 0.13 μm , 90nm, 65nm, 40nm, 28nm...
- Kleinere Prozesse – analog Design schwieriger
- Europractice: Multi Project Runs

<http://www.extremetech.com/>

- Simulationsmodelle
- Layout-Regeln
- Process Design Kit (PDK) – Prozess-Bibliothek
- <http://www.europractice-ic.com/>

- Schaltplanentwurf im Schematics Editor
- Transistor, Hierarchie, Inputs/Outputs
- Symbol wird generiert – hierarchische Designs

- Schaltung wird simuliert
- Analoge, mixed-mode- oder digitale Simulation
- AC, DC, Großsignale (Transient Analysis)

Test	Output	Monitor	Spec	Weight	Pass/Fail
FE_T65_2_inverter_exercise_TB_1 /IN	L1				
FE_T65_2_inverter_exercise_TB_1 /OUT	L2				
FE_T65_2_inverter_exercise_TB_1 L1val	L3		1.150p		
FE_T65_2_inverter_exercise_TB_1 L2val	L4		6.535p		
FE_T65_2_inverter_exercise_TB_1 /POWER	L5		273.0u		
FE_T65_2_inverter_exercise_TB_1 /AVDDC	L6				

Outputs	Monitor/Display/Log	Value	Plot	Save	Simul. Options
IN	☒				
OUT	☒				
L1val	☒				
L2val	☒				
POWER	☒				
AVDDC	☒

- Rauschen
- Mismatch

- Layout-Design
- Masken
- Transistoren „von oben“
- Analog Design – Full-Custom Layout (Hand-Layouted)

- Layout-Editor
- Polygone, Pfade
- Zellen, Blöcke, Hierarchie
- Semiautomatische Generierung von Layouts aus dem Schaltplan ist möglich

- Layout-Regeln (Teil vom PDK)
- DRC Überprüfung von Layout-Regeln
- LVS Layout Schaltplan Vergleich
- Layout -> Netzliste <-> Netzliste <- Schaltplan
- Extraktion von Kapazitäten aus Layout
- Post-Layout Simulation
- Evt. Anpassung vom Schaltplan notwendig

LVS

- Digitaldesign
- HDL Code, Simulation -> RTL Code (Schaltplan mit Logikzellen und Registern), Simulation (automatisch) -> Layout, Simulation (automatisch) -> DRC, LVS

```

19 localparam IDCODE          = 4'b0010;
20 localparam INIT_IR_VALUE   = 4'b0101;
21
22
23 reg [IR_LENGTH-1:0] jtag_ir;           // Instruction register.
24
25 always @ (posedge tck or posedge trst)
26 begin
27     if (trst) begin
28         jtag_ir[IR_LENGTH-1:0] <= {IR_LENGTH{1'b0}}; // Why not set to IDCODE ??? TODO
29         latched_jtag_ir      <= IDCODE; // IDCODE selected after reset
30     end else if (state_capture_ir)
31         jtag_ir <= INIT_IR_VALUE; // This value is fixed for easier fault detection ???
32     moved
33     else if (state_shift_ir)
34         jtag_ir[IR_LENGTH-1:0] <= {tdi, jtag_ir[IR_LENGTH-1:1]};
35     else if (state_update_ir)
36         latched_jtag_ir <= jtag_ir;
37 end
38
39 always @ (negedge tck)
40 begin
41     serout <= jtag_ir[0];
42 end

```

- Schaltungsentwurf
- Tricks:
- Gute Strukturierung
- Verwendung von Grundschaltungen
- Bausteinprinzip

- Verwendung von Grundschaltungen

Rail to rail CMOS Opamp: IEEE Journal of Solid-State Circuits, vol. 23, pp. 1414 – 1417, December 1988

- Hierarchie im Chip

Chip (Integrierte Schaltung)

Systeme

Schaltungen

Grundsaltungen

- Pixelsensor
- Pixel:
- Diode, Sensor
- Sourcefolger, Verstärker

- Pixel Schaltplan
- Pixel Layout
- DRC, LVS

- Pixel
- Pixel Spalte
- Pixel Matrix

- ADC

Digitalblock

Pixel Matrix

IO Pads

Logik-Zelle (Standardzelle)

- IO Pads
- Drahtbonden
- ESD protection (ESD Schutz)

- Design analoger Schaltungen
- Techniken:
- Gegenkopplung
- AC, DC Analyse
- Stabilitätskriterien

- Leiterplatten-Design
- Viele kommerziellen Komponenten

1.619 Produktergebnisse Für "Operationsverstärker"

<http://www.pcb-pool.com/>

<http://de.farnell.com/>

Produkte (1.619) | Datenblätter (0) | Community

Angewendete Filter

Anzahl der Verstärker 1

Filter

- Produkt vorrätig
- RoHS-konform
- Neu
- In Kürze erhältlich
- Produkte ausschließen, die nicht für neue Designs empfohlen wurden
- Produkte aus erweitertem Sortiment ausschließen

Suche innerhalb von

Produkte gruppieren nach:

Filter auswählen: Filter automatisch aktualisieren

Versorgungsspannung	Bauform	Anzahl der Pins	Bandbreite	Betriebstemperatur, min.	Betriebstemperatur, max.	Verpackung
☐ - (1) ☐ 0V bis 5V (1) ☐ 1.1V bis 45V (2) ☐ 1.1V bis 7V (1) ☐ 1.4V bis 16V (2)	☐ BGA (1) ☐ CFP (1) ☐ CSP (1) ☐ DFN (13) ☐ DIP (205)	☐ 4 (4) ☐ 5 (676) ☐ 6 (108) ☐ 7 (23) ☐ 8 (767)	☐ - (4) ☐ 1kHz (1) ☐ 2kHz (2) ☐ 2.5kHz (1) ☐ 2.7kHz (3)	☐ -65°C (4) ☐ -55°C (83) ☐ -45°C (3) ☐ -40°C (1269) ☐ -25°C (21)	☐ 58°C (1) ☐ 60°C (1) ☐ 70°C (233) ☐ 80°C (1) ☐ 85°C (628)	☐ G ☐ G ☐ P ☐ R ☐ S
<input type="button" value="Min. auswählen"/> <input type="button" value="Max. auswählen"/>	<input type="button" value="Min. auswählen"/> <input type="button" value="Max. auswählen"/>	<input type="button" value="Min. auswählen"/> <input type="button" value="Max. auswählen"/>	<input type="button" value="Min. auswählen"/> <input type="button" value="Max. auswählen"/>	<input type="button" value="Min. auswählen"/> <input type="button" value="Max. auswählen"/>	<input type="button" value="Min. auswählen"/> <input type="button" value="Max. auswählen"/>	<input type="button" value="Min. auswählen"/> <input type="button" value="Max. auswählen"/>

Es wurden 1.619 Produkte zu Ihrer Auswahl gefunden

Anzeige von 1 - 25 von 1.619
1 2 3 4 5 Weiter

- IC-Design
- Nur zwei Grundkomponenten
- MOSFET als Verstärker, Stromquelle, Widerstand, Kondensator, Schalter, Diode verwendet
- Komplizierte MOSFET Modelle

- Komplizierte MOSFET Modelle

```

177 * Core Parameters
178 *****
179 + a11 = -0.02P      284 + stthesat1 = -0.0135
180 + a1o = 22.22      285 + stthesatlw = 0.00564
181 + a1w = 0.1        286 + stthesato = 1.231
182 + a2o = 18.9       287 + stthesatw = -0.1331
183 + a31 = -0.08      288 + stvfbl = 0.01
184 + a3o = 1.016     289 + stvfblw = 0.001
185 + a3w = 0.01      290 + stvfbo = 0.0008728
186 + a41 = 0.005     291 + stvfbw = 0.0254
187 + a4o = 0.015     292 + stxcoro = 2
188 + a4w = -1        293 + themuo = 2.4
189 + agidlw = 0.0    294 + thesatbo = 0.1
190 + alp111 = 0.0    295 + thesatgo = 0.2126
191 + alp112 = 1.1    296 + thesatlexp = 0.8524
192 + alp1lexp = 0.0  297 + thesatlw = 0.00566
193 + alp1w = -0.0    298 + thesato = 0.0108
194 + alp211 = 0.0    299 + thesatw = -0.08
195 + alp212 = 0.1    300 + tkuo = 0
196 + alp2lexp = 1.0  301 + vfbw = -0.011
197 + alp2w = -5       302 + vnsubo = 0
198 + alp1 = 0.018    303 + vpo = 0.09954
199 + alp1exp = 0.0    304 + wbet = 2.039E-08
200 + alp1w = -0.0    305 + wkuo = 0
201 + ax1 = 0.450     306 + wkvtho = 0
202 + axo = 22.12     307 + wlod = 0
203 + betw1 = 0.18    308 + wlodkuo = 0
204 + betw2 = -0.0    309 + wlodvth = 0
                               310 + wseg = 1E-08
                               311 + wsecp = 5.444E-09

```

B.1.6 Drain Current Expression

$$I_{ds} = \frac{I_{dso}(V_{dseff})}{1 + \frac{R_{ds} I_{dso}(V_{dseff})}{V_{dseff}}} \left(1 + \frac{V_{ds} - V_{dseff}}{V_A}\right) \left(1 + \frac{V_{ds} - V_{dseff}}{V_{ASCRB}}\right)$$

$$I_{dso} = \frac{W_{eff} \mu_{eff} C_{ox} V_{gsteff} (1 - A_{bulk} \frac{V_{dseff}}{2(V_{gsteff} + 2V_t)}) V_{dseff}}{L_{eff} [1 + V_{dseff} / (E_{sat} L_{eff})]}$$

$$V_A = V_{Asat} + \left(1 + \frac{P_{vag} V_{gsteff}}{E_{sat} L_{eff}}\right) \left(\frac{1}{V_{ACL M}} + \frac{1}{V_{ADIBLC}}\right)^{-1}$$

$$V_{ACL M} = \frac{A_{bulk} E_{sat} L_{eff} + V_{gsteff}}{P_{CLM} A_{bulk} E_{sat} l_{itl}} (V_{ds} - V_{dseff})$$

$$V_{ADIBLC} = \frac{(V_{gsteff} + 2V_t)}{\theta_{rout} (1 + P_{DIBLC} V_{dseff})} \left(1 - \frac{A_{bulk} V_{dsat}}{A_{bulk} V_{dsat} + V_{gsteff} + 2V_t}\right)$$

- Widerstand und Diode selten benutzt
- Kondensatoren ersetzt Widerstände
- MOSFETs ersetzen Dioden
- Transkonduktor

- Inhalt des Kurses:
- Approximative Methode für Schaltungsanalyse
- Analyse von Schaltungen mit Rückkopplung
- Berechnung von Zeitkonstanten
- Stabilitätskriterien
- Verstärkern
- Komplexere Schaltungen
- Mehrstufige-, differenzielle-, Rail to Rail-Verstärkern, Komparatoren
- Systeme: Switched Capacitor Schaltungen, ADCs
- Jede zweite Woche Übungen mit Chipdesign-Software
- Prüfung – Mündliche Prüfung – Beispiele aus den Übungen

- Literatur
- **Design of Analog CMOS Integrated Circuits** von Behzad Razavi
- **Operation and Modeling of the MOS Transistor**, Yannis Tsividis, Colin McAndrew
- **Analog Integrated Circuit Design**, David A. Jones, Ken Martin, John Wiley & Sons, Inc
- **Analysis and Design of Analog Integrated Circuits**, Gray, Hurst, Lewis, Meyer, John Wiley & Sons, Inc
- **The Art of Analog Layout**, Alan Hastings, Prentice Hall
- **CMOS Analog Circuit Design**, Allen-Holberg, Oxford Press, 1987
- **Analog Design Essentials**, W. Sansen, Kluwer International Series in Engineering and Computer Science
- **Microelectronics** von Jacob Millman von T (1999)

- Themen
- 1 Rückkopplung, Formeln für Schaltungen mit Rückkopplung, Einfluss auf Verstärkung, Zeitkonstanten, Invertierender und Nichtinvertierender Verstärker
- 2 Grundlegende Verstärker-Schaltungen und grundlegende Bauteile: CMOS Verstärker (Common Source), Cascode, Source-Folger
- 3 Halbleiter, Diode, MOSFET (DC, AC, Rauschen, Matching)
- 3ü Bipolar Transistor, MOS-Kondensator, Schwache Inversion, BSIM-Modell
- 4 AC Analyse (Frequenzverhalten der Schaltungen), Übertragungsfunktion für Schaltungen mit Kondensatoren, Bestimmung von dominanten Zeitkonstanten (RC Regel), Methode der Nullimpedanzen
- 4ü Common Source Verstärker
- 4ü Single Ended Verstärker, Kaskaden und Kaskoden
- 5 Einfluss von Rückkopplung auf Zeitkonstanten, Stabilität, Nyquist Regel
- 5ü Transimpedanz Verstärker, Spannungsregler
- 7 Komplexere Verstärker, Einstufig, Zweistufig, Rail to Rail, Voldifferentiell, Klasse AB
- 8 Komparatoren
- 9 Switched Capacitor Schaltungen
- 10 Filter (RC, Gm-C, Switched Capacitive Filter)
- 11 ADCs (Dual und Single Slope, Flash, Subranging, SAR mit Kondensatoren, SAR mit Stromquellen, SAR Asynchron, Sigma Delta, Zyklisch mit Stromzellen, Zyklisch mit Switched Capacitive Schaltungen)
- 12 Spannungsreferenz, PLL und VCO, LVDS Treiber, LVDS Empfänger

- Was haben wir gelernt?
- Es geht um analoges Chipdesign
- Chipdesignsoftware Cadence – Übungen
- Analoges Designflow: Schaltungsentwurf, Simulation (AC, DC, Transiente Simulation, Rauschen, Matching), Layoutentwurf, DRC, LVS
- Digitales Designflow: HDL Code, Simulation -> (automatische) RTL Synthese, Simulation (Standard-Logikzellen) -> Layout-Synthese, Simulation
- Am Anfang des Projekts muss man Hersteller (foundry, vendor) und Technologie wählen, PDK (Process Design Kit) (Technologiespezifische Bibliotheken fürs Cadence) besorgen
- Europractice
- Transistorherstellung siehe Link
- Chipprojekte sind hierarchisch aufgebaut
- Grundbausteine: Common Source, Cascode, Source Follower, Current Mirror, Differenzpaar
- Widerstände selten benutzt – Alternative ist C
- Transistormodelle sind sehr komplex – BSIM Model
- Fragen
- Welche Chiphersteller kennen wir?
- AMS, TSMC, UMC, IBM, GF, LF, XFAB...
- Welche Prozesse?
- CMOS, SOI, HVCMOS, FINFET, BCD, BiCMOS
- Welche „process nodes“: 0.35, 0.24, 0.18, 0.13, 90nm, 65nm, 45nm...
- Das meistbenutzte MOSFET-Modell: BSIM
- Welche Firmen sind fürs Leiterplattendesign nützlich? PCB pool, Farnel

- Vielen Dank für Ihre Aufmerksamkeit